Renesas Electronics Corporation, un proveedor de soluciones avanzadas de semiconductores, anunció recientemente que ha desarrollado tecnologías de circuitos para un chip de prueba integrado de memoria de acceso aleatorio magnetorresistiva de par de transferencia de espín (STT-MRAM) con operaciones de lectura rápida y grabación fabricada, utilizando un proceso de 22 nm.
El chip de prueba incluye una matriz de celdas de memoria MRAM integrada de 32 megabits (Mbit) y logra un acceso de lectura aleatoria de 5,9 nanosegundos (ns) a una temperatura de unión máxima de 150 °C, incluido un rendimiento de grabación de 5,8 megabytes por segundo (MB/s). .
Renesas presentó estos logros el 16 de junio en el Simposio IEEE 2022 sobre Tecnología y Circuitos VLSI, celebrado del 12 al 17 de junio en Hawái.
A medida que continúan los avances en las tecnologías de IoT e IA, se espera que las unidades de microcontrolador (MCU) utilizadas en dispositivos terminales ofrezcan un rendimiento más alto que nunca y se fabriquen con nodos de proceso más refinados.
La MRAM fabricada por BEOL (Nota 1) es ventajosa en comparación con la memoria flash fabricada por FEOL (Nota 2) para procesos de menos de 22 nm porque es compatible con la tecnología de proceso lógico CMOS existente y requiere menos capas de máscara adicionales. Sin embargo, la MRAM tiene un margen de lectura menor que la memoria flash, lo que degrada la velocidad de lectura. Una gran brecha entre la frecuencia operativa de la CPU y la frecuencia de lectura de la memoria no volátil también es un desafío, ya que puede degradar el rendimiento de la MCU.
La MRAM también puede lograr un tiempo de escritura más corto que la memoria flash porque no requiere una operación de borrado antes de la operación de escritura. Sin embargo, se necesitan mejoras de velocidad adicionales para reducir el tiempo de inactividad del sistema para las actualizaciones inalámbricas (OTA) necesarias para los dispositivos terminales y reducir los costos para los fabricantes de productos finales al escribir códigos de control en las MCU.
Para abordar estos desafíos y responder a la demanda del mercado de un mayor rendimiento de MCU, Renesas ha desarrollado las siguientes nuevas tecnologías de circuitos para lograr operaciones de lectura y escritura más rápidas en MRAM.
1. Tecnología de lectura rápida que emplea un circuito amplificador de detección de alta precisión
MRAM utiliza celdas de memoria, incluidos dispositivos de unión de túnel magnético (MTJ), en los que los estados de alta y baja resistencia corresponden a valores de datos de 1 y 0, respectivamente, para almacenar información. Un amplificador de detección diferencial distingue entre los dos estados leyendo la diferencia de voltaje en la velocidad de descarga entre la corriente de la celda de memoria y la corriente de referencia.
Sin embargo, debido a que la diferencia de corriente de la celda de memoria entre los estados 1 y 0 es menor para MRAM que para la memoria flash, la diferencia de voltaje leída por el amplificador de detección es menor. Incluso si el tiempo de descarga se extiende para diferencias de voltaje más amplias entre los nodos de entrada diferenciales del amplificador de detección, ambos nodos de entrada son susceptibles de descargarse completamente antes de garantizar una diferencia de voltaje requerida. Este problema es particularmente grave a altas temperaturas.
Para resolver este problema, Renesas introdujo una nueva tecnología que utiliza acoplamiento capacitivo para aumentar el nivel de voltaje de los nodos de entrada diferencial, permitiendo que el amplificador diferencial detecte una diferencia de voltaje incluso cuando la diferencia de corriente de la celda de memoria es pequeña, logrando una alta precisión y una lectura rápida. Operación.
2. Tecnología de escritura rápida con optimización simultánea del número de bits de grabación y tiempo de transición de modo reducido
Tras las tecnologías de escritura de alta velocidad para STT-MRAM integrada anunciadas en diciembre de 2021, la nueva tecnología logra una velocidad aún mayor al reducir el tiempo de transición de modo durante la operación de escritura.
Esta tecnología divide las áreas a las que se aplica el voltaje de escritura y, al ingresar la dirección de escritura antes de configurar el voltaje de escritura, aplica selectivamente el voltaje solo al área requerida. Este método reduce la carga capacitiva parásita en el área donde se aplica voltaje durante la operación de registro, reduciendo el tiempo de configuración del voltaje. Como resultado, el tiempo de transición de modo para la operación de escritura se reduce aproximadamente un 30%, lo que acelera la operación de escritura.
Renesas continúa desarrollando tecnologías destinadas a aplicar la tecnología MRAM integrada en productos MCU. Estas nuevas tecnologías tienen el potencial de aumentar drásticamente la velocidad de acceso a la memoria, lo que actualmente es un desafío con MRAM, para superar los 100 MHz, lo que permite MCU de mayor rendimiento con MRAM integrada. Una velocidad de escritura más rápida contribuirá a una escritura de código más eficiente en dispositivos terminales.
Renesas se compromete a aumentar aún más la capacidad, la velocidad y la eficiencia energética de las MCU para adaptarse a una variedad de nuevas aplicaciones.
