Factores clave para optimizar el consumo de energía en un dispositivo integrado

En el artículo anterior aprendimos qué es un sistema de bajo consumo, por lo que ahora hablaremos de los principales factores con los que podemos crear un diseño de sistema embebido de bajo consumo.

El sistema integrado energéticamente eficiente se compone de un diseño de hardware y software junto con una selección adecuada de componentes. La optimización se logra mediante una implementación eficiente en diferentes etapas utilizando diferentes técnicas. Las técnicas disponibles se detallan a continuación.

Los niveles más altos de técnicas de reducción de energía incluyen niveles de sistema, algoritmo y arquitectura, así como niveles más bajos de técnicas de reducción de energía, incluido el nivel de circuito y proceso. Los niveles más altos proporcionan mayores cantidades de reducción de energía para los diseños de chips, lo que brinda a los diseñadores un mayor grado de libertad para implementar técnicas de diseño de baja potencia (hasta un 70% de reducción). En consecuencia, el proceso de optimización de la energía es el método más eficaz para niveles más altos de abstracción. Aprendamos más sobre estos niveles en detalle.

Nivel del sistema
El nivel del sistema generalmente incluye las técnicas que se pueden implementar durante la fabricación de circuitos integrados personalizados o el diseño de hardware. Las técnicas a nivel de sistema son las siguientes:

• Partición hardware/software. Mapear un nivel de sistema en componentes específicos de hardware (FPGA, ASIC, etc.) y software (código que se ejecuta en CPU, MCU, etc.) según sus requisitos.
• Caracterización de tareas. Este paso ayuda a desarrollar una estrategia de implementación de bajo consumo de energía para caracterizar las tareas según la frecuencia de procesamiento, el tiempo de procesamiento y las alternativas de algoritmos de hardware. Esto es importante porque las estrategias de implementación dependerán en gran medida de estas características.

Nivel algorítmico
Las decisiones de diseño más efectivas se derivan de la elección y optimización de algoritmos en los niveles más altos. Esta técnica se utiliza en este nivel donde se reduce el número de operaciones que requieren mayor potencia. Este enfoque también reduce el número de actividades de conmutación, lo que conduce a una disminución de la capacitancia conmutada de todo el sistema, reduciendo así el consumo de energía dinámica del sistema. Por ejemplo, las unidades aritméticas o de registro de un microprocesador funcionarán sólo cuando se invoquen dichos comandos lógicos, por lo que podemos desactivar los comandos lógicos que no estén en uso durante un ciclo de reloj determinado.

Nivel arquitectónico
Se aplican diferentes técnicas a nivel arquitectónico para minimizar la disipación de potencia dinámica en circuitos aritméticos, especialmente en multiplicadores digitales. Algunas de las técnicas a nivel arquitectónico son:

• Paralelismo. La ejecución simultánea de múltiples programas o múltiples bloques de un programa se conoce como procesamiento paralelo. El paralelismo se puede lograr mediante una arquitectura de múltiples núcleos. Al replicar el mismo núcleo varias veces, las entradas recibidas se aplican a diferentes núcleos en secuencia.
• Escala de voltaje. En esta técnica, el voltaje operativo general del dispositivo se mantiene bajo para toda la placa ya que el consumo de energía es directamente proporcional al voltaje operativo. Por ejemplo, si todos los chips pueden funcionar a 2,7 V, mantendría un margen de 1 V y establecería ese voltaje en la placa. Cuando se reduce el voltaje de suministro del procesador, la velocidad del sistema disminuye. Para complementar esto, se pueden utilizar técnicas de software como canalizaciones para mantener el rendimiento del sistema explicado en las técnicas de software.
• Tubería. El proceso de acumular instrucciones del procesador a través de una canalización. Le permite almacenar y ejecutar instrucciones en un proceso ordenado. La canalización no reduce la potencia por sí sola, sino que reduce el retraso de la ruta crítica insertando registros entre la lógica combinacional. La tubería también reduce las instrucciones por ciclo de reloj (IPC), debido a las altas penalizaciones por errores de predicción en las ramas y otros peligros, y por lo tanto puede reducir la eficiencia energética. La holgura de sincronización de la tubería se puede utilizar para escalar el voltaje y reducir la compuerta para lograr ahorros de energía significativos.

Nivel lógico y de circuito.
Los niveles de lógica y circuito a menudo incluyen técnicas que se pueden implementar durante la fabricación de circuitos integrados personalizados o en el diseño de hardware y software. Algunas de las técnicas de nivel lógico y de circuito son:

• Dimensionamiento de transistores. El proceso de reducir o aumentar el ancho del canal del transistor en el momento de la fabricación. Cuanto más pequeños sean los transistores, más transistores caben en un chip y más rápido y eficiente puede ser el procesador. Por ejemplo, si el tamaño del transistor es de 25 μm, la corriente de accionamiento será de sólo 0,9 mA y si el tamaño es de 100 μmk, la corriente de accionamiento será de 20 mA.
• Control de reloj. Técnica utilizada en muchos circuitos síncronos para reducir la disipación de potencia dinámica eliminando la señal del reloj cuando el circuito no está en uso. Esto se puede lograr agregando Enable Circuit, que recorrerá el uso del reloj cuando Enable esté alto y viceversa. Estos circuitos pueden ser una puerta, un búfer de tres estados, un pestillo, etc.

Nivel de proceso/tecnología

Tensión umbral . La reducción de la oscilación de voltaje (la oscilación es la diferencia entre el voltaje de salida máximo y el voltaje de salida mínimo) y la reducción de la capacitancia de carga efectiva (suma de la capacitancia de carga y la capacitancia parásita), reduciendo la disipación de energía. Además, reducir el VDD en rutas no críticas ayudará a reducir el consumo de energía.

Selección de componentes

• Uso de circuitos más estáticos que dinámicos, ya que la pérdida de potencia estática es mucho menor en un circuito lógico dinámico.
• Seleccionar el voltaje de entrada correcto para la placa integrada es importante tanto si utilizamos una batería como un adaptador para la fuente de alimentación. Por ejemplo, si todos los circuitos de la placa funcionan con 5 V o 3,3 V, usar una entrada de alimentación de 5 V – 6 V es mejor que usar una entrada de 12/24 V CC o una entrada de batería.
• Los circuitos de refuerzo son generalmente ineficientes. Si tiene la opción de utilizar la conversión de dinero, utilice dinero en lugar de impulso.
• La corriente de reposo de una fuente de alimentación es la cantidad de corriente que se consume con carga cero o sin carga. Utilice siempre una fuente de alimentación de baja corriente de reposo, ya que tiene una eficiencia muy alta en el rango de corriente que consumirá su circuito.

Nivel de diseño de circuito El diseñador tiene varias opciones al diseñar un sistema de baja potencia, incluidas las siguientes:

• Elija componentes de bajo consumo en el diseño. Por ejemplo, al seleccionar un IC, considere un IC con bajo consumo de energía (activo/inactivo) y bajo voltaje de funcionamiento.
• Optimice el tamaño de la PCB para minimizar el consumo de energía de los circuitos electrónicos.
• Colocar el componente de manera que la longitud de la pista de la señal pueda minimizarse y el tiempo de propagación de la señal sea lo más rápido posible para minimizar cualquier pérdida de energía.

Beneficios del diseño de sistemas integrados de bajo consumo

• Un sistema de baja potencia produce menos cantidad de calor, lo que es bueno para el medio ambiente.
• El ciclo de trabajo del sistema integrado mejora debido a una menor disipación de energía.
• El sistema de bajo consumo energético también ayuda a reducir el coste de producción ya que estos sistemas serán más sencillos y económicos.

Conclusión
El diseño y la evaluación exitosos de un sistema integrado requieren una gestión de energía adecuada. En este artículo, revisamos la mayoría de los niveles de diseño donde se pueden incorporar técnicas de reducción de potencia.